實驗二 雙端口存儲器原理實驗

2023年12月30日發(作者：情感散文傷感)

實驗二 雙端口存儲器原理實驗

一、實驗目的

1了解雙端口靜態隨機存儲器IDT7132的工作特性及使用方法..

2了解半導體存儲器怎樣存儲和讀出數據..

3了解雙端口存儲器怎樣并行讀寫;產生沖突的情況如何..

二、實驗電路

圖7 雙端口存儲器實驗電路圖

1

圖7示出了雙端口存儲器的實驗電路圖..這里使用了一片IDT7132U362048×8位;兩個端口的地址輸入A8—A10引腳接地;因此實際使用存儲容量為256字節..左端口的數據部分連接數據總線DBUS7—DBUS0;右端口的數據部分連接指令總線INS7—INS0..一片GAL22V10U37作為左端口的地址寄存器AR１;內部具有地址遞增的功能..兩片４位的74HC298U28、U27作為右端口的地址寄存器AR2H、AR2L;帶有選擇輸入地址源的功能..使用兩組發光二極管指示燈顯示地址和數據：通過開關IR/DBUS切換顯示數據總線DBUS和指令寄存器IR的數據;通過開關AR1/AR2切換顯示左右兩個端口的存儲地址..寫入數據由實驗臺操作板上的二進制開關SW0—SW7設置;并經過SW_BUS三態門74HC244U38發送到數據總線DBUS上..指令總線INS的指令代碼輸出到指令寄存器IRU20;這是一片74HC374..

存儲器IDT7132有6個控制引腳：CEL、LRW、OEL、CER、RRW、OER..CEL、LRW、OEL控制左端口讀、寫操作;CER、RRW、OER控制右端口讀、寫操作..CEL為左端口選擇引腳;低有效..當CEL =1 時;禁止左端口讀、寫操作；當CEL =0 時;允許左端口讀、寫操作..當LRW為高時;左端口進行讀操作；當LRW為低時;左端口進行寫操作..當OEL為低時;將左端口讀出的數據放到數據總線DBUS上；當OEL為高時;禁止左端口讀出的數據放到數據總線DBUS上..CER、RRW、OER控制右端口讀、寫操作的方式與CEL、LRW、OER控制左端口讀、寫操作的方式類似;不過右端口讀出的數據放到指令總線上而不是數據總線上..實驗臺上的OEL由LRW經反相產生..當CEL=0且LRW=1時;左端口進行讀操作;同時將讀出的數據放到數據總線DBUS上..當CER=0且LRW=0時;在T3的上升沿開始進行寫操作;將數據總線上的數據寫入存儲器..實驗臺上已連接T3到時序發生器的T3輸出..實驗臺上OER已固定接地;RRW固定接高電平;CER由CER反相產生;因此當CER=1且LDIR=1時;右端口讀出的指令在T4的上升沿打入IR寄存器..

存儲器的地址由地址寄存器AR1、AR2提供;而AR1和AR2的內容根據數碼開關SW0—SW7設置產生;并經三態門SW_BUS發送到數據總線時被AR1或AR2接收; 三態門的控制信號SW_BUS是低電平有效..數據總線DBUS有5個數據來源：運算器ALU;寄存器堆RF;控制臺開關SW0—SW7;雙端口存儲器IDT7132和中斷地址寄存器IAR..在任何時刻;都不允許2個或者2個以上的數據源同時向數據總線DBUS輸送數據;只允許1個或者沒有數據源向數據總線DBUS輸送數據..在本實驗中;為了保證數據的正確設置和觀察;請令RS_BUS = 1; ALU_BUS = 0; IAR_BUS = 1..AR1的控制信號是LDAR1和AR1_INC..當LDAR1 = 1時;AR1從DBUS接收地址；當AR1_INC =1時;使AR1中的存儲器地址增加１；在T4的上升沿;產生新的地址；LDAR1和AR1_INC兩者不可同時為１..AR2的控制信號是LDAR2和M3..當M3 =1 時;AR2從數據總線DBUS接收數據；當M3=0 時;AR2以PC總線PC0—PC7作為數據來源..當LDAR2=1時;在T2的下降沿;將新的PC值打入AR2..

三、實驗設備

1TEC－４計算機組成原理實驗系統1臺

2雙蹤示波器一臺

3直流萬用表一只

4邏輯測試筆一支

四、實驗任務

1按圖7所示;將有關控制信號和二進制開關對應接好;仔細復查一遍;然后接通電源..

2將數碼開關SW0—SW7SW0是最低位設置為00H;將此數據作為地址置入AR1；然后重新設置二進制開關控制;將數碼開關SW0—SW7上的數00H寫入RAM第0號單元..依此方法;在存儲器10H單元寫入數據10H;20H單元寫入20H;30H單元寫入30H;40H號單元寫入40H..共存入5個數據..

使用雙端口存儲器的左端口;依次讀出存儲器第00H、10H、20H、30H、40H單元中的內容;觀察上述各單元中的內容是否與該單元的地址號相同..請記錄數據..注意：總線上禁止兩個以上部件同時向總線輸出數據..當存儲器進行讀出操作時;必須關閉SW_BUS三態門而當向AR1送入地址時;雙端口存儲器不能被選中..

3通過雙端口存儲器右端口指令端口;依次把存儲器第00H、10H、20H、30H、40H單元中的內容置入指令寄存器IR;觀察結果是否與2相同;并記錄數據..

4雙端口存儲器的并行讀寫和訪問沖突測試..

2

置CEL=0且CER=１;使存儲器左、右端口同時被選中..當AR1和AR2的地址不相同時;沒有訪問沖突；地址相同時;由于都是讀出操作;也不沖突..如果左、右端口地址相同且一個進行讀操作、另一個進行寫操作;則發生沖突..要檢測沖突;可以用示波器測試BUSYL和BUSYR插孔分別是兩個端口的“忙”信號輸出..BUSY為0時不一定發生沖突;但發生沖突時;BUSY一定為0..當某一個端口無論是左端口還是右端口的BUSY = 0時;對該端口的寫操作被IDT7132忽略掉..

五、實驗步驟及實驗結果

1接線

IAR_BUS接VCC;ALU_BUS接GND;RS_BUS接VCC;禁止中斷地址寄存器、運算器、多端口寄存器堆RF向數據總線DBUS送數據..AR1_INC接GND;M3接VCC;使地址寄存器AR1和AR2從數據總線DBUS取得地址數據..

CEL接K0;LRW接K1;CER接K2; LDAR1接K3;LDAR2接K4;SW_BUS接K5;LDIR接K6..

置DP=1;DB=0;DZ=0;使實驗臺處于單拍狀態..

合上電源..按復位按鈕CLR;使實驗系統處于初始狀態..

2向存儲器寫數;并讀出進行檢查..

1.令K0 CEL=1;K1LRW=1;K2CER=0;K3LDAR1=1;K4LDAR2=0;K5 SW_BUS=0; K6LDIR=0..將IR/DBUS開關撥到DBUS位置;將 AR1/AR2開關撥到AR1位置..置SW7-SW0=00H;按一次QD按鈕;將00H寫入AR1;綠色的地址指示燈應顯示00H..再令K3LDAR1=0;K0CEL=0;K1LRW=0;按一次QD按鈕;則將00H數據寫入存儲器的00H單元..依次重復進行;在存儲器10H單元寫入數據10H;20H單元寫入20H;30H單元寫入30H;40H單元寫入40H;共存入5個數據..

2．令K0 CEL=1;K1LRW=1;K2CER=0;K3LDAR1=1;K4LDAR2=0;K5 SW_BUS=0;K6LDIR=0..將IR/DBUS開關撥到DBUS位置;將ARl/AR2開關撥到AR1位置..置SW7-SW0=00H;按一次QD按鈕;將00H寫入AR1;綠色的地址指示燈應顯示00H..令K5SW_BUS=1;然后令K3LDAR1=0;K0CEL=0;K1LRW =l;則讀出存儲器的00H單元的數據;讀出的數據顯示在DBUS數據指示燈上;應為00H..照此方法;可依次讀出存儲器單元l0H、20H、30H、40H的數據 ..

3讀出存儲器的數據;寫入IR..

令K0CEL=l;K1LRW=l;K2CER=0;K3LDAR1=0;K4LDAR2=1;K5 SW_BUS=0;K6LDIR=0..將IR/DBUS開關撥到IR位置;將ARl/AR2開關撥到AR2位置..置SW7-SW0=00H;按一次QD按鈕;將00H寫入AR2;綠色的地址指示燈應顯示00H..令K4LDAR2=0;K2CER=l;K6LDIR=1;按一次QD按鈕;則從右端口讀出存儲器的00H單元的數據;讀出的數據寫入指令寄存器IR;顯示在IR數據指示燈上;應為00H..照此方法;可從右端口依次讀出存儲器單元l0H、20H、30H、40H的數據;寫入指令寄存器IR..

4雙端口存儲器的并行讀寫和訪問沖突測試

1.令K0CEL=l;K1LRW=l;K2CER=0;K3LDAR1=l;K4LDAR2=0;K5 SW_BUS=0;K6LDIR=0..將ARl/AR2開關撥到AR1位置..置SW7-SW0=38H;按一次QD按鈕;將38H寫入AR1;綠色的地址指示燈應顯示38H..令K3LDAR1=0;K4LDAR2= l;K5SW_BUS=0將ARl/AR2開關撥到AR2位置..置SW7-SW0=38H;按一次QD按鈕;將38H寫入AR2;綠色的地址指示燈應顯示38H..

2. 先令K2CER=1;K0CEL=1;用示波器探頭或邏輯筆測試BUSYL插孔;BUSYL應為高電平..保持K2CER不變;將K0CEL撥動到0位置;示波器上邏輯筆的BUSYL信號從高電平變為低電平; 再將K0CEL撥到1位置;BUSYL信號從低電平變為高電平..

3. 先令K0CEL=0;K2CER=0;用示波器探頭邏輯筆測試BUSYR插孔;BUSYR應為高電平..保持K0CEL不變;將K2CER撥動到1位置;示波器上邏輯筆的BUSYR信號也從高電平變為低電平; 再將K2CER撥到0位置;BUSYL信號也從低電平變為高電平..

3