IDT7132

2023年12月30日發(作者：論文答辯評語)

13.5 雙端口RAM在單片機系統中的使用

數據獲取及交換是多CPU系統的重要組成部分。在這類系統中，數據交換要求的通信速率往往很高，傳統的并行接口和串行接口設計無論在通信速率還是在可靠性方面都不易滿足要求。而雙端口RAM（Dual Port RAM，簡稱DPRAM）具有通信速率高、接口設計簡單等特點，是一個較好的實現方案，在設計中得到廣泛的應用。本節以IDT7132為例介紹雙端口RAM在單片機系統中的用法。

13.5.1 硬件設計

1．IDT7132簡介

IDT7132是一種高速2 K×16bit雙端口靜態RAM，且帶片內總線仲裁電路，具有兩組數據總線和地址總線，兩組總線可以同時訪問不同的存儲器單元。當兩組地址總線完全相同時，由片內總線仲裁邏輯向后訪問的一方發出等待信號，使該方進入等待，待另一方訪問結束后等待撤消，等待方繼續訪問這一地址。由于雙端口RAM的特殊結構，使得雙機可以方便、快速地進行數據交換，從而大大提高了多CPU系統的并行處理能力。

IDT7132的結構框圖如圖13.12所示。當通過控制或R/引腳出現下降沿時選中DPRAM，即可來訪問內部存儲單元。

IDT7312的核心部分是存儲器陣列，用于數據存儲，為左右兩個端口公用。這樣，位于兩個端口的左右處理單元就可以共享一個存儲器。當兩個端口對雙端口RAM存取時，IDT7312芯片設計有硬件功能輸出，其工作原理如下。

、均為高電平，可· 當左右端口不對同一地址單元存取時，正常存儲。

· 當左右端口對同一地址單元存取時，有一端口的為低電平，禁止數為據的存取，此時，兩個端口中哪個存取請求信號出現在前，則其對應的高電平，允許存取，否則其對應的為高電平，禁止其寫入數據。

IDT7312的時序與RAM的讀寫時序非常類似：當CPU選中DPRAM時，現下降沿，當控制線而當控制線為高且R/引腳出為低時，CPU對內部存儲單元進行寫操作；為低且R/為高時，CPU對內部存儲單元進行讀操作。IDT7312在非競爭情況下的讀寫控制字如表13-1所示。

圖13.12 IDT7132結構框圖

表13-1 IDT7132非競爭讀寫控制字

左或右端口

R/X

L

H

H

H

L

L

L

X

X

L

H

D7～D0

Z

數據輸入

數據輸出

Z

功 能

—

掉電模式

數據寫入存儲器

存儲器中數據輸出

輸出呈高阻態

2．競爭現象的處理

使用雙端口RAM的關鍵是對競爭的處理。當外部CPU通過兩個端口對雙端口RAM內部的同一個存儲單元進行操作（即兩組地址總線完全相同）時，系統將出現競爭。為避免因競爭而導致的通信失敗，設計者提出了各種解決方案，常見的有如下3種。

· 設置標志位。在開辟數據通信區的同時可通過軟件方法在某個固定的存儲單元設立標志位。這種方法要求兩端CPU每次訪問雙端口RAM之前必須查詢、測試和設置標志位，然后再根據標志位的狀態決定是否可以訪問數據區。

有的雙端口本身就具有專用的一個或多個硬件標志鎖存器和專門的測試和設置指令，可直接對標志位進行讀寫操作。這種方法通常用在多個處理器共享一個存儲器塊時。為了保證通信數據的完整性，在采用這種方法時往往要求每個處理器能對該存儲器塊進行互斥的存取。

· 軟件查詢引腳狀態。雙端口RAM必須具有解決兩個處理器同時訪問同一單元的競爭仲裁邏輯功能。當雙方訪問地址發生沖突時，競爭仲裁邏輯可用來決定哪個端口訪問有效，同時取消無效端口的訪問操作，并將禁止端口的信號置為低電平。因此當信號可作為處理器等待邏輯的輸入之一，即為低電平時，讓處理器進入等待狀態，每次訪問雙端口RAM時，檢查狀態以判斷是否發生競爭，只有為高時對雙端口RAM的操作才有效。

· 利用硬件解決競爭。80C196的信號可以直接接至支持插入等待時序的CPU，如引腳，而無需軟件支持。

3．電路原理圖

原理圖如圖13.13所示，由兩個8051單片機和包括雙端口RAM的單片機控制系統組成。兩個單片機之間的通信是通過對雙端口RAM的讀寫實現的。單片機對雙端口RAM的訪問與片外擴展RAM沒有區別，例如，要對IDT7312的0x0單元進行操作，只需對片外地址0x7800進行操作即可；而要對IDT7312的0x0單元進行操作，只需對片外地址0x7801進行操作即可。

圖13.13 8051與IDT7132組成的系統原理圖

在本系統中，單片機U1將某些數據存入IDT7132，由U2將這些數據讀入并處理，此時U1就可以去進行其他操作。顯然，這種發放可以實現一定程度上的并行計算，在計算量較大的時候是比較可取的。

13.5.2 程序設計

系統工作后，單片機U2連續讀雙端口RAM，先查詢（P3.5）信號，若為高電平，說明不忙，則查詢更新標志單元7800H。若7800H單元為#FFH，說明數

據已經更新，單片機先把標志單元7800H置為#00H，再讀入數據；若標志單元7800H為#00H，說明數據未更新，單片機U2再讀IDT7132。單片機U2讀雙端口RAM的流程如圖13.14（a）所示。單片機U1向IDT7132的寫操作與此類似，首先把更新標志單元7800H置為#FFH，然后再向其中寫入數據，如圖13.14（b）所示。

圖13.14 單片機讀、寫IDT7312的流程圖

程序如例13-6所示，采用設置標志位和軟件查詢的方法解決競爭問題。

【例13-6】兩片8051單片機通過雙端口RAM IDT7132交換數據。IDT7312的第一個存儲單元0x0作為更新標志，從0x1～0x0A的10個字節作為存儲區，U1可以在滿足條件時向此存儲區寫入數據，U2可以在滿足條件時從此存儲區讀出數據。

U1的程序：

#include

typedef unsigned char uchar;

#define adr_flag ((uchar*)0x17800) //存放更新標志的地址

#define adr_store ((uchar*)0x17801) //存儲區起始地址

sbit BL=P3^5; //P.5接BUSYL信號

void main(void)

{

uchar buf[10]; //存儲從IDT7312中讀取的數據

uchar i,temp;

while(1) //無限循環

{

buf[i]=*(adr_store+i); //讀雙端口RAM

if(!BL) break; //如果BUSYL信號為低，循環檢測

temp=*adr_flag; //直到BUSYL信號變高

if(temp==0xff) break; //如果尚未更新，循環檢測

el //如果已經更新

{

*adr_flag=0x0; //清除更新標志

for(i=0;i<=9;i++) //讀取10個字節

buf[i]=*(adr_store+i);

}

}

}

U2的程序：

#include

typedef unsigned char uchar;

#define adr_flag ((uchar*)0x17800) //存放更新標志的地址

#define adr_store ((uchar*)0x17801) //存儲區起始地址

sbit BR=P3^5; //P.5接BUSYR信號

void main(void)

{

uchar buf[10]; //將要寫入的數據存放在buf[10]中

uchar i,temp;

while(1) //無限循環

{

*(adr_store+i)= buf[i]; //寫雙端口RAM

if(!BR) break; //如果BUSYR信號為低，循環檢測

temp=*adr_flag; //直到BUSYR信號變高

if(temp==0) break; //若上次更新尚未被讀取，循環檢測

el //若已被讀取

{

*adr_flag=0xff; //置更新標志

for(i=0;i<=9;i++) //寫入10個字節

*(adr_store+i)=buf[i];

}

}

}

13.6 小結

本章通過跑馬燈設計、矩形波發生器、4路搶答器、AT24C02讀寫驅動程序、雙端口RAM的使用等5個比較典型的設計實例介紹單片機應用系統設計的步驟、思路、方法，并給出了各個實例的硬件電路與軟件流程圖、程序代碼等，使讀者了解并掌握單片機應用系統的設計。